| CPU |
VxWorks 6.7 BRE-Boot BSP Included |
|---|---|
| Ethernet |
LVDS Buffers. Interface unit for ground testing can be purchased as an option. |
| UART |
RS422 Buffers |
| Хранилище загрузочного кода |
Triple Module Redundant (TMR) |
| Хранение кода SW |
Triple Module Redundant (TMR) |
| Системная память |
EDAC protected |
| DSP и память ввода-вывода |
EDAC protected/Reed-Solomon capable. Can be used for Xilinx data processing |
| Определяемый пользователем ресурс FPGA |
On-Orbit reprogrammable |
| Высокоскоростной интерфейс передачи данных |
Up to 800Mbps data transfer link |
| Пользовательский цифровой ввод/вывод |
Connected to Xilinx FPGA for flexibility. Additional Ethernet interfaces are supported (each requires 3 LVDS TX , 4 LVDS RX) SpaceWire interfaces are supported (each requires 2 LVDS TX , 2 LVDS RX) Note: Some of these RS422 buffers are used for UART and Ethernet interfaces. |
| Дискретные сигналы, определяемые пользователем |
Discrete to monitor relay etc. , status |
| Пользовательский аналоговый ввод/вывод |
Up to 16 AD590 inputs can be configured for PRTs. Analog I/Os are on AJEET daughter board that can be removed if not required. |
AJEET SBC with Xilinx V5 FPGA — Comment
AJEET SBC with Xilinx V5 FPGA — Comment — Высокоскоростной интерфейс передачи данных: канал передачи данных до 800Mbps. Хранилище загрузочного кода и хранилище кода SW используют тройное резервирование модуля (TMR), а системная память защищена EDAC.
Характеристики
Похожие товары
AJEET SBC with Xilinx V5 FPGA — AJEET Capability
AJEET SBC with Xilinx V5 FPGA — AJEET Capability — IBM PPC 440 ядро с FPU, 100MHz Частота ядра, с каналами 4 DMA и 256Mbytes SDRAM для DSP и память ввода-вывода. Включает 2 Каналы Ethernet, RMII (10/100), 1 LVDS DESER (3:21) интерфейс, 128Kbytes Хранилище загрузочного кода EEPROM и флэш-хранилище 1GKbytes SW.